在配置期间Stratix 10 3V IO是否存在已知问题？

是的，由于英特尔®Quartus®PrimePro软件版本17.1及更早版本中的问题，在编译设计中将引脚分配为输出时，英特尔Stratix®10FPGA中的3V I / O可能会在配置期间驱动出强大的HIGH。

将3V I / O分配为输入或双向IO时，不会出现此行为。

这些3V I / O位于I / O bank 6A，6B，6C，7A，7B，7C中，可提供Intel Stratix 10器件的不同密度和封装变体。