为什么Stratix 10芯片ID IP内核在用户模式下读取全零?Altera_wiki6年前发布120 当用户模式下英特尔®Stratix®10芯片ID IP内核退出复位时,即使在’data_valid’信号置位后,您也可能在’chip_id’端口上看不到输出。使用英特尔®Quartus®PrimePro软件版本17.1编译的设计可以看到这一点。 FPGAFPGA-CPLDIntel/AlteraQuartus_Prime_Pro
没有回复内容