错误（175001）：Fitter无法放置引脚：在Stratix 10中使用2.5V LVCMOS IO标准时-Altera-Intel社区-FPGA CPLD-ChipDebug

评分

错误（175001）：Fitter无法放置引脚：在Stratix 10中使用2.5V LVCMOS IO标准时

等级-LV1-ChipDebug

6年前发布

400

使用Stratix®10中的2.5V LVCMOS I / O标准功能时，您可能会看到更合适的错误。

解决/修复方法

要避免更加错误，请在Quartus Prime设置文件（.qsf）文件中添加以下分配：

set_instance_assignment -name USE_AS_3V_GPIO ON -to <pin name>

FPGA FPGA-CPLD Intel/Altera Quartus_Prime_Pro

评分

欢迎为Ta评分