如果Stratix 10的3.0V IO bank可以支持2.5V,1.8V,1.5和1.2V的IO标准?-Altera-Intel社区-FPGA CPLD-ChipDebug

如果Stratix 10的3.0V IO bank可以支持2.5V,1.8V,1.5和1.2V的IO标准?

当限制2.5V,1.8V,1.5V或1.2V的I / O标准时,在Stratix®10器件3.0V存储区中,除非USE_AS_3V_GPIO分配应用于这些I / O,否则Quartus®PrimePro软件中的编译将失败。

解决/修复方法

为了支持2.5V,1.8V,1.5V或1.2V的I / O标准,在Stratix 10器件3.0V存储区中,应在.qsf文件中添加以下分配以及IO标准分配。

set_instance_assignment -name USE_AS_3V_GPIO ON -to pin_name

请登录后发表评论

    没有回复内容