每阶段编译流程和完整编译流程可能会生成略有不同的Fmax结果-Altera-Intel社区-FPGA CPLD-ChipDebug

每阶段编译流程和完整编译流程可能会生成略有不同的Fmax结果

相较于标准的全编译流程,你可能会看到的Fmax略有差异,当您使用在Quartus®总理专业版软件的每级编译流程编译你的设计。

解决/修复方法

Fmax差异是由随机编译器变化引起的,相当于更改“高级Fitter设置”对话框中的“ Fitter初始放置种子”设置。如果您的设计没有在不同的种子上一致地进行编译,那么优化您的设计以增加更多的时序余量,以便它可以吸收这些随机变化。

请登录后发表评论

    没有回复内容