MAX V LVDS对不支持负引脚位置分配-Altera-Intel社区-FPGA CPLD-ChipDebug