如果我在Quartus II软件中将未使用的引脚设置为“输入三态”或“弱上拉输入三态”,是否必须连接PCB上的引脚?-Altera-Intel论坛-FPGA CPLD-ChipDebug

如果我在Quartus II软件中将未使用的引脚设置为“输入三态”或“弱上拉输入三态”,是否必须连接PCB上的引脚?

如果在Quartus®II软件中将未使用的引脚设置为“三态输入”,则应将PCB上的引脚连接到VCCIO,GND或静态信号,以获得更好的抗噪性。

如果将未使用的引脚设置为“具有弱上拉的三态输入”,则无需连接电路板上的引脚。内部上拉至VCCIO将偏置引脚并防止其浮动。

请登录后发表评论

    没有回复内容