Stratix器件上DEV_CLRn引脚的最小脉冲宽度要求是多少?-Altera-Intel社区-FPGA CPLD-ChipDebug