最终时序模型更改:Stratix III DDR输入功能故障-Altera-Intel社区-FPGA CPLD-ChipDebug