错误：c：\ temp68 \ sos \ dcnt \ dcnt.vhd中的未知问题（％DLS-E-ConstraintVio，ComponentBlock节点违反qSignals约束’Channel’;在CheckAttachNode中。）（MAX +PLUS®IIVHDL）

常数u1_m：std_logic_vector（4 downto 0）：=“10101”;
。
。
u1：mag端口映射（boolraz => u1_m，........）;

必须声明SIGNAL并在体系结构中分配CONSTANT的值。然后可以将SIGNAL传递到组件端口映射以代替常量。

常数u1_m：std_logic_vector（4 downto 0）：=“10101”;
信号temp：std_logic_vector（4 downto 0）;
。
。
temp <= u1_m;
u1：mag端口映射（boolraz => temp，........）;