为什么Quartus II软件使用的I / O寄存器中没有同步清零信号?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么Quartus II软件使用的I / O寄存器中没有同步清零信号?

Stratix®和Cyclone®系列器件中的I / O元件(IOE)寄存器包括同步清零(sclr)信号,但Quartus®II软件中没有选项可以使用该sclr信号。例如,当您将快速输出寄存器逻辑选项应用于输出寄存器时,Quartus II软件会将该寄存器放入IOE,但不使用IOE寄存器的sclr信号。 Quartus II软件使用逻辑单元(LE)实现同步清除功能,并在清除信号和数据信号上使用AND门。

要利用同步清除信号,请在设计中实例化DFFEAS原语并相应地连接sclr信号,如以下示例所示:

module dff_with_sclr_packable_in_io (input d, clk, sclr, output q);
dffeas my_packable_dff (.d(d), .clk(clk), .sclr(sclr), .q(q));
endmodule

默认情况下,该寄存器位于器件的内核中,但如果应用快速输入寄存器或快速输出寄存器,则寄存器将打包到I / O元件中并使用sclr专用硬件。

有关低级基元(如DFFEAS)的更多信息,请参阅“ 使用低级基元设计用户指南” (PDF)

请登录后发表评论

    没有回复内容