为什么Quartus®II4.0软件会产生我的Verilog设计中不存在的额外信号或引脚?-Altera-Intel社区-FPGA CPLD-ChipDebug