为什么Quartus®II4.0软件会产生我的Verilog设计中不存在的额外信号或引脚?Altera_wiki6年前发布10该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGAFPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
没有回复内容