为什么我会在Arria 10输出信号上观察到意外的阶梯/平台效应?-Altera-Intel社区-FPGA CPLD-ChipDebug