如何使我的注册输出在FLEX®器件中高电平?-Altera-Intel社区-FPGA CPLD-ChipDebug

如何使我的注册输出在FLEX®器件中高电平?

默认情况下,由寄存器驱动的所有输出将在FLEX器件中上电。要使输出功率提高,请使用以下技术之一:

  • 三态输出并使用外部上拉电阻。
  • 在源设计代码中,手动将反相器放置在寄存器的输出端,该寄存器为相关输出引脚供电。另外,在寄存器前面放置一个反相器,使电路中的逻辑正常工作。
  • 通过为寄存器分配预设,在寄存器上使用Not-Gate-Pushback选项。如果预设信号在系统范围内不可用,则生成一个预设信号,使系统的功能不会改变。
请登录后发表评论

    没有回复内容