DDR3 SDRAM和DDR2 SDRAM Altmemphy和基于UniPHY的控制器是否支持纠错编码(ECC),支持不带DM引脚的DIMM部分写入?-Altera-Intel社区-FPGA CPLD-ChipDebug

DDR3 SDRAM和DDR2 SDRAM Altmemphy和基于UniPHY的控制器是否支持纠错编码(ECC),支持不带DM引脚的DIMM部分写入?

如果禁用DM引脚生成选项,则不会导出avl_be端口。如果要实现部分写入功能,则必须将“local_be”端口从<instance_name> _controller_phy.v / vhd模块导出到<instance_name> .v / vhd模块。

例如,如果要将写入请求local_size 1发送到地址0,则应将写入请求local_size 2发送到地址0,但将第二个突发的字节启用设置为0。

请登录后发表评论

    没有回复内容