Arria 10外部存储器控制器的PLL参考时钟输入能否由另一个I / O PLL驱动?Altera_wiki6年前发布30 不,Arria®10EMIF IP不支持PLL级联。 EMIF IP和PLL级联时钟网络所需的平衡参考时钟网络使用相同的底层资源。 Arria 10 EMIF PLL参考时钟需要由专用时钟输入引脚驱动。 FPGAFPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
没有回复内容