为什么TimeQuest Timing Analyzer在报告时间期间会冻结?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么TimeQuest Timing Analyzer在报告时间期间会冻结?

由于Quartus®Prime软件版本15.1及更早版本中的问题,您可能会在运行report_timing报告时看到TimeQuest™时序分析器冻结,并且存在较大的总负余量(TNS)

解决/修复方法

要解决此问题,请运行report_timing而不使用时钟路径报告。 üSE “-detail path_only”,而不是“-detail full_path”在report_timing命令。

如果您使用的是GUI,请在Report Timing窗口中,单击Output部分下的Detail level下拉菜单,选择Path only ,然后单击Report Timing

计划在Quartus Prime软件的未来版本中修复此问题。

请登录后发表评论

    没有回复内容