错误（15065）：PLL“lvds_tx_pll”的时钟输入端口inclk [0]必须由非反相输入引脚或其他PLL驱动，可选择通过时钟控制模块

要解决此问题，请将Altera Soft LVDS TX IP更改为内部PLL模式，或启用MAX 10 Soft TX LVDS MegaWizard™插件管理器的Transmitter Settings选项卡上的“Register \’tx_in \’输入端口”选项。

计划在Quartus II软件的未来版本中修复此问题。