Quartus II软件10.1和10.1SP1中的ALTLVDS_RX和ALTLVDS_TX宏功能设置中的时钟频率设置是否有问题?-Altera-Intel社区-FPGA CPLD-ChipDebug

Quartus II软件10.1和10.1SP1中的ALTLVDS_RX和ALTLVDS_TX宏功能设置中的时钟频率设置是否有问题?

是的,在Quartus®II10.1和10.1SP1版本的ALTLVDS_RX和ALTLVDS_TX宏功能模块中设置输入时钟频率时出现问题

如果数据速率设置为小数值,则导出的输入时钟频率仅将值显示为整数。

PLL摘要报告也不会显示正确的输入时钟频率。

有一个补丁可以解决Quartus II软件10.1的这个问题。从下面的相应链接下载并安装Patch 0.40。

Quartus II 11.0及更高版本中已修复此问题。

请登录后发表评论

    没有回复内容