当我尝试在不降低单元格分配的情况下对引脚,单元和器件分配进行反向注释时,为什么会出现更加错误?-Altera-Intel社区-FPGA CPLD-ChipDebug