我可以对LogicLock ™区域中的布线进行反向注释并维护自动和浮动属性吗?-Altera-Intel社区-FPGA CPLD-ChipDebug