我可以对LogicLock ™区域中的布线进行反向注释并维护自动和浮动属性吗?Altera_wiki6年前发布30该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGAFPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
没有回复内容