“时钟要求:’| instance_name#| altclklock_component | clock0’(80 MHz,-2.668 ns)”中的锁相环(PLL)输入频率后的数字是什么?Altera_wiki6年前发布20该帖子内容已隐藏,请评论后查看登录后继续评论登录注册FPGAFPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
没有回复内容