错误:(vsim-19)无法在“max3000a_ver”访问库’max3000a_ver’-Altera-Intel社区-FPGA CPLD-ChipDebug

错误:(vsim-19)无法在“max3000a_ver”访问库’max3000a_ver’

由于Quartus®II大学计划软件版本13.0中存在问题,如果您启动从波形编辑器启动的ModelSim-Altera版仿真器,则在仿真针对MAX®3000A器件的设计时可能会出现上述错误。

解决/修复方法

要解决此问题,请执行以下步骤

  1. 使文件<Quartus II安装目录> \ modelsim_ase \ modelsim.ini可写。例如,在Windows上,右键单击该文件,从上下文菜单中选择属性并关闭只读选项
  2. 将以下行添加到modelsim.ini

    max3000a_ver = /../altera/verilog/max

请登录后发表评论

    没有回复内容