由于Arria®V/Cyclone®V硬处理器系统IP的自动生成的synopsys设计约束存在问题,您可能会在编译或时序分析中看到此警告。
该问题是由hps_sdram_p0.sdc文件中的错误分配顺序引起的。
解决/修复方法
要解决此问题,您可以修改hps_sdram_p0.sdc文件的以下行。
从:
#这是CK时钟
foreach {ck_pin} {
set_clock_uncertainty -to [get_clocks](WL_JITTER)
create_generated_clock -multiply_by 1 -source -master_clock“” – name
}
#这是CK#时钟
foreach {ckn_pin} {
set_clock_uncertainty -to [get_clocks](WL_JITTER)
create_generated_clock -multiply_by 1 -invert -source -master_clock“” – name
}
至:
#这是CK时钟
foreach {ck_pin} {
create_generated_clock -multiply_by 1 -source -master_clock“” – name
set_clock_uncertainty -to [get_clocks](WL_JITTER)
}
#这是CK#时钟
foreach {ckn_pin} {
create_generated_clock -multiply_by 1 -invert -source -master_clock“” – name
set_clock_uncertainty -to [get_clocks](WL_JITTER)
}
计划在Quartus®II软件的未来版本中解决此问题。
没有回复内容