在被动串行配置中CONF_DONE变为高电平后,Excalibur™器件条带是否需要额外的40个时钟周期( DCLK信号)?-Altera-Intel社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容