内部错误:子系统:CCLK,文件:/ quartus /periph / cclk / cclk_base.cpp,行:4816 clkenas.size()== 1-Altera-Intel社区-FPGA CPLD-ChipDebug

内部错误:子系统:CCLK,文件:/ quartus /periph / cclk / cclk_base.cpp,行:4816 clkenas.size()== 1

由于Quartus®Prime软件版本15.1及更早版本中的问题,当您的Arria®10设计从clksel原语驱动多个clkena原语时,您可能会看到此内部错误。

解决/修复方法

若要解决此问题,只从clksel块中驱动单个clkena块。

此问题计划在Quartus Prime软件的未来版本中生成错误消息。

请登录后发表评论

    没有回复内容