错误:sdi_pll.xcvr_cdr_pll_a10_0:参数“PLL输出频率”(output_clock_frequency)的当前值“”(1485)无效。可能的有效值为:“”(2450.0:9800.0)。 。规则:output_clock_frequency。-Altera-Intel社区-FPGA CPLD-ChipDebug