为什么即使选择了不同的选项,我仍然会在SignalTap II逻辑分析器中看到2个样本段?-Altera-Intel社区-FPGA CPLD-ChipDebug