警告（10240）：Verilog HDL总是在<design.v>构造警告，推断变量“i”的锁存器，它通过always结构在一个或多个路径中保存其先前的值