针对下绑定封装中针对Stratix IV GT器件的编译设计失败,并显示错误“收发器模块没有关联的PCI Express硬核IP模块”。-Altera-Intel社区-FPGA CPLD-ChipDebug

针对下绑定封装中针对Stratix IV GT器件的编译设计失败,并显示错误“收发器模块没有关联的PCI Express硬核IP模块”。

对于以下键合封装为目标的Stratix®IVGT器件的设计,Quartus®II10.0软件错误地将PCI Express硬核IP块放置在底部收发器模块上,该模块没有连接硬核IP模块。设计的编译失败,并显示类似于以下内容的消息:

错误:无法分配I / O pad

<“pad name”> <pin name> 因为这会导致其相关通道中其他原子的放置失败。

错误:收发器模块没有关联的PCI Express硬核IP模块。

解决/修复方法

要解决此问题,请升级到Quartus II软件10.0 SP1。

从Quartus II软件10.0 SP1开始修复此问题。

请登录后发表评论

    没有回复内容