Quartus®II软件将用户I / O引脚(用于FPGA)配置为输入三态,以便它们可用作HardCopy或HardCopy II器件中的Vref引脚。这意味着输入缓冲区将被禁用,输出缓冲区将处于三态。
由于引脚是三态的,如果使用VREF I / O标准迁移到HardCopy或HardCopy II器件,它们可以连接到VCCIO / 2(Vref电压)。如果您不使用VREF I / O标准,也可以将引脚连接到电路板上的VCCIO,接地或任何切换迹线。这些三态引脚不应悬空,因为它们可能像天线一样工作并将噪声注入器件。
没有回复内容