Stratix GX器件中RREFB引脚的正确布局是什么?-Altera-Intel论坛-FPGA CPLD-ChipDebug

Stratix GX器件中RREFB引脚的正确布局是什么?

每个RREFB引脚都需要一个2 kW的表面贴装电阻连接到Stratix®GX器件的接地层,以防止噪声源远离此连接。该引脚上的直流信号必须尽可能干净,因为它被用作内部参考。 Altera建议尽可能使用最小的电阻封装类型,以最大限度地降低电感。
请登录后发表评论

    没有回复内容