我可以修改Cyclone系列，Stratix系列和Arria GX系列器件BSDL文件中的DCLK方向，以便在边界扫描期间控制它吗？

是的，您可以修改Cyclone®系列，Stratix®系列（从Stratix II器件开始）和Arria®GX系列器件BSDL文件中的DCLK方向，以便在边界扫描期间对其进行控制。

DCLK的方向取决于FPGA的配置模式。配置模式由FPGA的MSEL引脚定义，当nCONFIG变为高电平时，在上电或重配置期间对其进行采样。

在PS / FPP模式下，DCLK是输入。在AS模式下，DCLK是输出。默认情况下，在我们的BSDL文件中，DCLK被定义为输入。

如果在AS模式下运行，则可以修改BSDL文件，使DCLK是双向的，以便在边界扫描期间（如果需要）可以对其进行控制。

为此，将DCLK的模式从in位更改为inout位：

DCLK：inout bit;

然后编辑DCLK线，如下例所示（BSC组和引脚编号因您使用的器件而异）：

改变

– 用于特定于系列的输入引脚H4的BSC组177
“531（BC_4，DCLK，输入，X），”＆
“532（BC_4，*，内部，X），”＆
“533（BC_4，*，内部，X），”＆

至

– 针对特定系列的双向引脚H4的BSC组177
“531（BC_1，DCLK，输入，X），”＆
“532（BC_1，*，control，1），”＆
“533（BC_1，DCLK，输出3，X，532,1，Z），”＆