在Cyclone IV GX器件中使用多个重配置控制器时,为什么rx_freqlocked在通道重配置后保持低电平?-Altera-Intel社区-FPGA CPLD-ChipDebug