警告(205010):封装引脚<位置>处的引脚<引脚>的IBIS模型不可用-Altera-Intel社区-FPGA CPLD-ChipDebug

警告(205010):封装引脚<位置>处的引脚<引脚>的IBIS模型不可用

使用以下功能时,在为Arria®IIGX器件生成IBIS模型时,您可能会收到以下警告消息:

  • I / O标准:3.0V LVTTL
  • 串联端接:50欧姆(未校准)
  • 启用PCI钳位二极管

这种I / O分配组合的IBIS模型在Quartus®II12.0sp2及更早版本中不可用。这种I / O组合的IBIS模型可用于Arria II GX器件的通用IBIS模型,可从Altera IBIS模型下载。

解决/修复方法

从这些I / O类型中删除PCI钳位二极管分配,以允许从Quartus II软件生成IBIS模型。然后,您可以在Quartus II项目中恢复PCI钳位二极管,并使用来自通用Arria II GX器件IBIS模型的此I / O模型。

计划在Quartus II软件的未来版本中修复此问题。

请登录后发表评论

    没有回复内容