为什么会出现逻辑缺失,当我在Quartus®II软件2.2版本使用当前文件的命令创建HDL设计文件?-Altera-Intel社区-FPGA CPLD-ChipDebug