器件输出缓冲区的上升沿和下降沿速率是多少?-Altera-Intel社区-FPGA CPLD-ChipDebug