当我使用Quartus II软件6.1中的模型时,为什么在RTL仿真中我的M-RAM输出不正确?-Altera-Intel社区-FPGA CPLD-ChipDebug

当我使用Quartus II软件6.1中的模型时,为什么在RTL仿真中我的M-RAM输出不正确?

使用Quartus®II6.1软件时,RTL功能仿真中的M-RAM输出可能不正确。

此行为是由于altera_mf库中的Quartus II版本6.1 Verilog altsyncram宏功能模型中的问题

Quartus II软件7.0中已修复此问题。

对于Quartus II软件版本6.1,使用mySupport请求修补程序0.27修复此问题。

请登录后发表评论

    没有回复内容