为什么我在Cyclone M4K中实现的单端口ROM宏功能与Cyclone II M4K中实现的相同ROM的行为不同?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么我在Cyclone M4K中实现的单端口ROM宏功能与Cyclone II M4K中实现的相同ROM的行为不同?

对于Cyclone®器件,在M4K存储器中实现的单端口ROM宏功能总是使用端口A输入和输出寄存器的时钟使能。即使在MegaWizard™插件管理器中禁用了端口A输入寄存器的 使用时钟使能和端口A输出寄存器使用时钟使能,也是如此。这是Cyclone M4K内存特有的。

对于Cyclone II器件,如果禁用这些选项,则端口A输入和输出寄存器没有时钟使能。当禁用此选项时,这会导致两个器件系列之间的实现不同。

要使Cyclone II M4K单端口ROM宏功能与Cyclone M4K宏功能相同,启用两个选项对端口A输入寄存器 使用时钟使能,对端口A输出寄存器使用时钟使能 。要设置这些选项,请单击“ 为每个时钟信号创建一个时钟使能信号 ”选项旁边的“ 更多选项…” 。注意:所有注册的端口都由使能信号控制。

请登录后发表评论

    没有回复内容