为什么报告TCO的输出引脚默认负载显示PCI和PCI-X I / O标准的25欧姆并行端接?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么报告TCO的输出引脚默认负载显示PCI和PCI-X I / O标准的25欧姆并行端接?

Quartus®II软件版本9.0和更早,输出引脚默认荷载报道TCO为PCI和PCI-X I / O标准示出了10pF的电容性负载,和25欧姆的终端电阻。这些值适用于使用高级I / O时序的所有器件系列。但是,电路板走线延迟没有显示并联25欧姆端接,它只显示到GND的10pF负载。

此问题是报告文件错误,因为I / O时序的时序分析不考虑25欧姆并行负载。对于PCI和PCI-X I / O标准的终端电阻,报告文件应显示“不可用”。

计划在Quartus II软件的未来版本中修复此问题。

请登录后发表评论

    没有回复内容