为什么忽略我的时钟控制缓冲区分配?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么忽略我的时钟控制缓冲区分配?

在Quartus®II9.1 SP2及更早版本中使用增量编译时,如果移动时钟控制缓冲区以允许它为多个分区提供数据,则可以忽略对位于较低级别分区的时钟控制缓冲区进行的分配。在这种情况下,可以重命名时钟控制缓冲器,并且可以在新命名的时钟控制缓冲器上忽略分配。

有一个补丁可以解决Quartus II软件9.1 SP2的这个问题。从以下相应链接下载并安装Patch 2.72:

计划在Quartus II软件的未来版本中修复此问题。

请登录后发表评论

    没有回复内容