为什么使用Verilog HDL语言时做的MAX + PLUS®II软件综合比较操作不正确? (MAX + PLUS II版本9.3 x )-Altera-Intel社区-FPGA CPLD-ChipDebug