为PCI Express AVMM-DMA核心使用硬核时，为什么会看到数据损坏或未完成的描述符？

作者注：这可以解决，但需要在Quartus安装中编辑一个文件，我认为我们不建议这样做。

此行为是由dma_rd_master和dma_wr_master描述符编程接口的就绪延迟设置不正确引起的。

这些在用户指南中的“带有外部DMA描述符控制器的Avalon-MM DMA框图”中的rd_ast_rx和rd_ast_tx接口显示，具体为“描述符控制器到读取（写入）的描述符指令接口中的RdAstRxReady_o，WrAstTxReady_o” DMA引擎“表。

当正确的值应为3时，这些信号的就绪延迟被错误地设置为0。

计划在Quartus®Prime软件的未来版本中修复此问题。