内部错误:子系统:SDR,文件:/ quartus / sld / sdr / sdr_tx_signal_nodes.cpp,行:186-Altera-Intel社区-FPGA CPLD-ChipDebug

内部错误:子系统:SDR,文件:/ quartus / sld / sdr / sdr_tx_signal_nodes.cpp,行:186

由于Quartus®II12.0及更高版本中的问题,将节点从Technology Map Viewer拖动到SignalTap™II逻辑分析器时可能会看到此内部错误。

解决/修复方法

若要解决此问题,请执行以下两个选项之一:

  • 在Technology Map Viewer中,右键单击所需节点,然后选择Add Node to SignalTap II Logic Analyzer选项,然后选择新的或现有的SignalTap II( .stp )文件。
  • 通过双击节点列表窗格中的任何空白区域并打开节点查找器,在SignalTap II逻辑分析器中添加节点。

计划在Quartus II软件的未来版本中修复此问题。

请登录后发表评论

    没有回复内容