为什么TimeQuest时序分析器会忽略set_clock_groups约束?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么TimeQuest时序分析器会忽略set_clock_groups约束?

由于Quartus®II11.1 SP2及更早版本中的错误,如果用反斜杠(“”)写入,TimeQuest时序分析器可能会忽略set_clock_groups约束:

set_clock_groups -asynchronous -group {clk_A} -group {clk_B} -group {clk_C}

即使已使用set_clock_groupsconstraint剪切了路径,这也可能导致报告时序路径。

解决/修复方法

若要解决此问题,删除“\”并在Synopsys设计约束文件( .sdc )中的一行中创建约束。例如,修改先前的约束,如下所示:

set_clock_groups -asynchronous -group {clk_A} -group {clk_B} -group {clk_C}

计划在Quartus II软件的未来版本中修复此错误。

请登录后发表评论

    没有回复内容