在ALTPLL宏功能中使用时钟切换功能时,是否可以监控clkswitch输入以确定哪个输入时钟信号有效?-Altera-Intel社区-FPGA CPLD-ChipDebug