Cyclone IV器件中40 MHz DCLK的典型值是多少？-Altera-Intel社区-FPGA CPLD-ChipDebug

Cyclone IV器件中40 MHz DCLK的典型值是多少？

Altera_wiki等级-LV1-ChipDebug6年前发布
70
对于Cyclone®IV器件，40 MHz DCLK的典型值为33 MHz。这种典型的DCLK频率对于主动串行（AS）和主动并行（AP）模式都是相同的。

解决/修复方法

这将 在Cyclone IV器件手册的未来版本中 添加到 表1-29 中。
FPGAFPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
评分
欢迎为Ta评分
分享
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面