为什么我的Stratix IV PLL即使不共享公共输入也会合并在一起?-Altera-Intel社区-FPGA CPLD-ChipDebug