错误:“行<编号>:文件<文件>:不支持的Verilog HDL功能错误:负范围值”(MAX +PLUS®II,Verilog HDL)Altera_wiki6年前发布30该帖子内容已隐藏,请登录后查看登录后继续查看登录注册FPGAFPGA-CPLDIntel/AlteraSoCs英特尔/阿尔特拉
没有回复内容