错误:“行<编号>:文件<文件>:不支持的Verilog HDL功能错误:负范围值”(MAX +PLUS®II,Verilog HDL)-Altera-Intel社区-FPGA CPLD-ChipDebug