即使选择低电平有效复位,也会产生高电平有效复位-Altera-Intel社区-FPGA CPLD-ChipDebug